【LDO廠家】LDO的應(yīng)用

時間：2021-09-11作者：深圳市科電電子有限公司瀏覽：593

LDO的應(yīng)用非常簡單，很多LDO僅需在輸入端及輸出端各接一顆電容即可穩(wěn)定工作。

在LDO的應(yīng)用中需要考慮壓差、靜態(tài)電流、PSRR等重要參數(shù)。在以電池作為電源的系統(tǒng)中，應(yīng)當(dāng)選擇壓差盡量低的LDO，這樣可以使電池較長時間為系統(tǒng)供電，比如NCP600，NCP629等等。

靜態(tài)電流Iq是Iquiescent的縮寫，指芯片自身所消耗的電流。在一些低功耗應(yīng)用中，應(yīng)當(dāng)盡量選擇Iq小的LDO。一些工程師在設(shè)計低功耗系統(tǒng)時，僅考慮MCU本身消耗的電流，而忽略電源芯片上所消耗的電流，使整個系統(tǒng)的待機功耗不能達標(biāo)，曾經(jīng)見過有的工程師在低功耗系統(tǒng)中選用78L05為MCU提供電源，查閱數(shù)據(jù)手冊可以得知78L05靜態(tài)電流為1mA，不適合低功耗應(yīng)用，應(yīng)該選擇NCP583等等。
在射頻、音頻、ADC轉(zhuǎn)換等應(yīng)用系統(tǒng)中，PSRR（電源紋波抑制比）是一個很重要的參數(shù)，其體現(xiàn)了LDO的抗噪能力，PSRR值越高LDO輸出紋波越低。

深圳市科電電子有限公司專注于FPGA廠家,sensor廠家,LDO廠家,UVC,儲存快充芯片,環(huán)境光距離傳感器等

• 詞條

  詞條說明

• 【LDO廠家】LDO低壓差線性穩(wěn)壓器的結(jié)構(gòu)

  LDO即low dropout regulator，是一種低壓差線性穩(wěn)壓器。這是相對于傳統(tǒng)的線性穩(wěn)壓器來說的。傳統(tǒng)的線性穩(wěn)壓器，如78XX系列的芯片都要求輸入電壓要比輸出電壓至少高出2V~3V，否則就不能正常工作。但是在一些情況下，這樣的條件顯然是太苛刻了，如5V轉(zhuǎn)3.3V，輸入與輸出之間的壓差只有1.7v，顯然這是不滿足傳統(tǒng)線性穩(wěn)壓器的工作條件的。針對這種情況，芯片制造商們才研發(fā)出了LDO類的電

• 【FPGA廠家】FPGA基本結(jié)構(gòu)

  FPGA（Field Programmable Gate Array）是在PAL、GAL等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為**集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。FPGA 器件屬于**集成電路中的一種半定制電路，是可編程的邏輯列陣，能夠有效的解決原有的器件門電路數(shù)較少的問題。FPGA 的基本結(jié)構(gòu)包括可編程

• 萬物皆可FPGA，F(xiàn)PGA是什么？

  FPGA （Field－Program? ble Gate Array），中文全名當(dāng)場可編程門陣列，究竟是什么？本體是一種數(shù)字集成電路，一個可以根據(jù)程序編寫來更改內(nèi)部構(gòu)造的集成ic。FPGA < PLD （可編程邏輯性元器件）< ASIC （**型電子器件）小于號表明非空子集關(guān)聯(lián)。較先大家得從ASIC的談起，就是指應(yīng)特殊客戶規(guī)定而設(shè)計方案的電子器件，徹底的人性化，無論是用以智

• 【FPGA廠家】FPGA工作原理

  FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸入輸出模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個部分。?現(xiàn)場可編程門陣列（FPGA）是可編程器件，與傳統(tǒng)邏輯電路和門陣列（如PAL，GAL及CPLD器件）相比，F(xiàn)PGA具有不