SOI CMOS結(jié)構(gòu)和工藝

時間：2022-12-06作者：深圳海木芯科技有限公司瀏覽：149

常規(guī)的CMOS結(jié)構(gòu)中，電源與地之間存在寄生的PNPN即SCR結(jié)構(gòu)。當(dāng)SCR被觸發(fā)時，電源到地之間存在低阻通道，引起較大電流，破壞電路工作甚至燒毀電路，這就是閂鎖效應(yīng) (Latch-up)。為避免閂鎖效應(yīng)，早期采用SOS (Silicon On Sapphire) 技術(shù)制作CMOS電路，即在藍(lán)寶石絕緣襯底上外延硅，之后制作器件，這就有效的避免MOS管的源、漏區(qū)和襯底之間形成PN結(jié)。但是，藍(lán)寶石價格昂貴，無法普及；藍(lán)寶石和硅晶格不匹配，影響外延硅的質(zhì)量。故研究采用SiO2代替的藍(lán)寶石的可能性勢在必行，即SOI (Silicon On Insulator)。20世紀(jì)80年代中期，注氧隔離和硅片鍵合等技術(shù)逐漸成熟，促使大面積的SOI硅片商用成為現(xiàn)實。20世紀(jì)90年代后，薄膜全耗盡 (Full Depletion，F(xiàn)D) SOI CMOS的研究越來越受到重視，因為FD SOI CMOS不僅可以消除閂鎖效應(yīng)，而且較大的減小寄生電容，有利于提高速度。同時也便于實現(xiàn)淺結(jié)，有利于抑制短溝道效應(yīng)。FDSOI器件具有很好的按比例縮小的性質(zhì)，較適合于深亞微米CMOS技術(shù)的發(fā)展需求。

1. SOI CMOS結(jié)構(gòu)

圖1揭示了SOI CMOS的結(jié)構(gòu)特點。器件的有源區(qū)和硅襯底之間有一層較厚的SiO2，這層氧化層稱為埋氧化層，是在制作SOI材料是形成的。




圖1 SOI CMOS基本結(jié)構(gòu)

用SOI材料制作的MOS晶體管和體硅MOS晶體管在結(jié)構(gòu)上和性能上都有差別。體硅MOS晶體管的體區(qū)和襯底連通，通過襯底引出MOS管的體區(qū)；而SOI MOSFET的體區(qū)和襯底隔離，一般體區(qū)沒有引出，體電位是浮空的，從而引會起浮體效應(yīng)。為避免浮體效應(yīng)可專門設(shè)計體區(qū)的引出端，把體區(qū)接固定電位。SOI材料的襯底電位不是SOI MOSFET的體電位。由于襯底和溝道之間是埋氧化層，襯底相對溝道區(qū)也相當(dāng)于一個MOS結(jié)構(gòu)，因此一般把SOI MOSFET的襯底叫做背柵。嚴(yán)格來說，SOI MOSFET是五端器件：柵、源、漏、體和襯底五端，如圖2。

圖2 SOI MOSFET的五端

SOI MOSFET的性能與**層硅膜厚度有關(guān)。如果硅膜厚度 ( 是硅表面達(dá)到強(qiáng)反型時的較大耗盡厚度)，這種器件中正柵和背柵在硅膜中形成的耗盡層不會連通，中間還存在中性的體硅區(qū)，因此背柵對MOSFET性能基本沒有影響，這種SOI MOSFET叫做膜厚器件。膜厚器件的特性和體硅MOS器件基本相同，只是存在浮體效應(yīng)。目前SOI CMOS中采用的主要是薄膜器件，即 。這種情況在柵電壓的作用下可以使**層硅膜全部耗盡，因此叫做薄膜全耗盡 (FD) SOI MOSFET。圖3比較了體硅MOSFET、厚膜和薄膜SOI MOS器件的能帶圖，所有MOS都處于開啟狀態(tài)。從圖中可以看出，體硅MOSFET中不存在背柵，厚膜SOI MOSFET中背柵基本不影響正柵的作用，而在薄膜SOI MOSFET中有較強(qiáng)的正、背柵耦合作用，因此器件性能同時受正、背柵電壓影響，而且受硅膜厚度影響。薄膜SOI MOSFET可以通過減薄硅膜厚度抑制短溝道效應(yīng)，獲得接近理想的亞閾值斜率。另外，對于硅膜很薄的器件，可以使整個硅膜內(nèi)全部反型、使載流子遷移率增大，提高器件的跨導(dǎo)。當(dāng)MOS器件尺寸縮小到深亞微米甚至較小時，薄膜SOI MOSFET的這些優(yōu)越性較具吸引力。

圖3 體硅MOSFET、厚膜和薄膜SOI MOSFET器件能帶圖

2.SOI CMOS基本工藝

目前形成SOI材料的主要三種技術(shù)。

2.1.注氧隔離技術(shù) (Separation by IMplanted OXygen，簡稱SIMOX)

SIMOX SOI材料是通過高能量、大劑量注氧在硅中形成埋氧化層。通常要求O+的劑量在1.8×1018cm-2左右，遠(yuǎn)**一般集成電路加工過程中的離子注入劑量。采用高能量 (~200keV) 注入，使氧離子注入到硅片表面下一定深度。離子注入后經(jīng)過高溫退火，在硅片中形成一層埋置的二氧化硅。埋氧化層把原始硅片分成兩部分，上面的薄層硅用來做器件，下面是硅襯底。圖4說明了SIMOX SOI材料的形成原理。由于高能量注入會對硅片造成損傷，因此用來做器件的**層硅膜的質(zhì)量不如體硅材料。

圖4 SIMOX SOI材料的形成原理

2.2.鍵合減薄技術(shù) (Bonding Etch-back，簡稱BE)

把兩個生長了氧化層的硅片鍵合在一起，兩個氧化層通過鍵合粘在一起成為埋氧化層。然后將其中一個硅片腐蝕拋光減薄，成為做器件的薄硅片作為支撐的襯底，如圖5所示。這種技術(shù)與SIMOX技術(shù)相比，**層硅膜的質(zhì)量較好些，但是不易形成很薄的硅膜。此外，如果硅片面積很大，鍵合時氧化層之間容易出現(xiàn)空洞。

圖5 鍵合減薄技術(shù)形成SOI材料

2.3.智能剝離技術(shù) (S ** rt Cut)

智能剝離技術(shù)于1995年發(fā)展起來，主要是解決了如何用鍵合技術(shù)形成薄膜SOI材料。

先在硅片A表面形成一定厚度的氧化層（即SOI材料中的埋氧層），如圖6a所示。然后在硅片中注入氫離子，在注入處形成微空腔。注入的深度決定剝離后的SOI材料**層硅膜的厚度，如圖6b所示。把硅片A和一個支撐硅片B進(jìn)行鍵合，如圖6c所示。鍵合的硅片**行低溫退火，注氫處微空腔內(nèi)產(chǎn)生內(nèi)部壓強(qiáng)而發(fā)泡，使硅片在此處剝離，如圖6d所示。然后進(jìn)行高溫退火，增加鍵合強(qiáng)度，并恢復(fù)由于注氫在**層硅膜引起的損傷。最后再經(jīng)過CMP拋光使表面平整，如圖6e所示。利用智能剝離技術(shù)可以形成高質(zhì)量的薄硅膜SOI材料。

圖6 智能剝離技術(shù)形成SOI材料原理

形成SOI材料后，在上面制作CMOS器件，該工藝和體硅CMOS基本相同。由圖1的SOI CMOS剖面結(jié)構(gòu)可以看出用SOI材料制作的CMOS電路*制作阱，這使它的工藝過程比體硅CMOS簡化，且節(jié)省面積提高集成度。

SOI CMOS可以和體硅CMOS一樣采用LOCOS隔離技術(shù)，但*場區(qū)注入。因為場氧化層和SOI材料本身的埋氧層連通，使器件之間完全隔離，不存在場區(qū)寄生MOS晶體管的問題。對薄硅膜的SOI CMOS，需要的場氧化層厚度相應(yīng)減小，從而減小LOCOS工藝產(chǎn)生的鳥嘴對有源區(qū)的侵蝕。LOCOS隔離以后的工序和體硅CMOS相同 (參考：范先生：CMOS集成電路的基本制造工藝——以0.18 μm 反相器為例)。對SOI CMOS還可以采用臺面隔離技術(shù)，這種工藝較加簡化，只要通過一次光刻刻蝕出硅島 (即每個器件的有源區(qū))，不需要任何其他隔離工序。暴露的硅島側(cè)壁在后續(xù)加工中被氧化層覆蓋。圖7是基于臺面隔離的SOI CMOS基本工藝流程。

圖7 基于臺面隔離的SOI CMOS的基本工藝流程

3.SOI CMOS的優(yōu)越性

在SOI CMOS中，每個器件都被氧化層包圍，完全與周圍器件隔離，從根本上消除閂鎖效應(yīng)。由于不存在源、漏區(qū)和襯底形成的PN結(jié)，減少了MOS晶體管的寄生電容。同時埋氧層也增加了互連線和襯底之間的絕緣層厚度，較大減小了互連線的寄生電容。0.6μm工藝的SOI CMOS和體硅CMOS的寄生電容差異由下表1所示。減小電容有利于提高電路的速度，降低電路的功耗。有源區(qū)和襯底的隔離減少了α粒子的影響，使SOI CMOS電路有較強(qiáng)的抗軟失效能力。此外，SOI MOSFET較大減小了源、漏區(qū)PN結(jié)面積，從而減小了PN結(jié)泄放電流。SOI MOSFET的這些優(yōu)良性能使SOI CMOS電路較適合在航天、航空以及高溫等惡劣環(huán)境下工作。

表1 SOI CMOS和體硅CMOS的寄生電容比較

采用SOI技術(shù)還可以實現(xiàn)三維立體集成，如圖8所示。這種多層有源區(qū)的三維立體結(jié)構(gòu)為提高集成電路的集成密度提高了新的途徑。采用三維立體結(jié)構(gòu)還可以使電路模塊之間通過垂直路徑直接連接，有利于減少互連線的長度，從而減小延遲、降低功耗、提高電路性能。

圖8 SOI技術(shù)實現(xiàn)三維立體集成

近年來，在常規(guī)SOI MOSFET基礎(chǔ)上發(fā)展了很多適合于納米CMOS的新型器件結(jié)構(gòu)，如SON (Silicon On Nothing) 或SOA (Silicon On Anything) 器件，雙柵SOI MOSFET，硅臺垂直溝道MOSFET等。SOI CMOS技術(shù)有廣闊的發(fā)展前景。目前SOI CMOS工藝技術(shù)還無法取代體硅CMOS技術(shù)，主要是因為SOI CMOS工藝沒有體硅CMOS工藝成熟，SOI材料的硅膜質(zhì)量還不如體硅材料，另外SOI CMOS的成本比體硅CMOS高。隨著SOI CMOS工藝的不斷成熟，硅膜質(zhì)量的進(jìn)一步改善，SOI技術(shù)將會得到越來越多廣泛的應(yīng)用。SOI CMOS具有高密度、高速度、低功耗和高可靠性等優(yōu)點，將成為21世紀(jì)VLSI的主流技術(shù)之一。


深圳海木芯科技有限公司專注于IMX385,IMX290,IMX990,IMX991,IMX335,IMX253,lMX183,lMX264,AABJ-C,AABA-C等

• 詞條

  詞條說明

• CCD 與CMOS 圖像傳感器區(qū)別在哪里？

  1、 成像過程 CCD 與CMOS 圖像傳感器光電轉(zhuǎn)換的原理相同，他們較主要的差別在于信號的讀出過程不同；由于CCD僅有一個（或少數(shù)幾個）輸出節(jié)點統(tǒng)一讀出，其信號輸出的一致性非常好；而CMOS 芯片中，每個像素都有各自的信號放大器，各自進(jìn)行電荷-電壓的轉(zhuǎn)換，其信號輸出的一致性較差。但是CCD 為了讀出整幅圖像信號，要求輸出放大器的信號帶寬較寬，而在CMOS 芯片中，每個像元中的放大器的帶寬要求較低

• MEMS與傳統(tǒng)CMOS刻蝕與沉積工藝的關(guān)系

  1 MEMS 比 CMOS 的復(fù)雜之處MEMS 與 CMOS的根本區(qū)別在于：MEMS 是帶活動部件的三維器件，CMOS 是二維器件。因此，雖然許多刻蝕和沉積工藝相似，但某些工藝是 MEMS *有的，例如失效機(jī)理。舉個例子，由于 CMOS 器件沒有活動部件，因此不需要釋放工藝。正因為如此，當(dāng)活動部件“粘”在表面上，導(dǎo)致設(shè)備故障時，就會產(chǎn)生靜摩擦，CMOS 沒有這種問題。CMOS 器件是在硅材料上逐層

• 小課堂之CMOS芯片檢測

  眾所周知，隨著手機(jī)技術(shù)的不斷發(fā)展，在過去幾年中，智能手機(jī)上功能和技術(shù)增長較快的是手機(jī)攝影功能，尤其是似乎像參與了手機(jī)攝影比賽一般的國產(chǎn)手機(jī)，一直高掛在DXO榜單上。映射到手機(jī)上表現(xiàn)為攝像頭的數(shù)量不斷增加，像素不斷加高，這點讓CMOS制造商口袋飽飽。例如，由于CMOS芯片的巨大銷售量，索尼**進(jìn)入了世界前15大半導(dǎo)體市場，當(dāng)然，這背后的國產(chǎn)機(jī)功勞功不可沒。CMOS是互補金屬氧化物半導(dǎo)體的縮寫。它是指

• 中國攝像頭CMOS需求潛力旺盛

  中國攝像頭CMOS需求潛力旺盛CCD和CMOS在制造上的主要區(qū)別是CCD是集bai成在半導(dǎo)體單晶材料上du，而CMOS是集成zhi在被稱做金屬氧化物的半導(dǎo)體材料dao上，工作原理沒有本質(zhì)的區(qū)別。CCD只有少數(shù)幾個廠商例如索尼、松下等掌握這種技術(shù)。而且CCD制造工藝較復(fù)雜，采用CCD的攝像頭價格都會相對比較貴。事實上經(jīng)過技術(shù)改造，目前CCD和CMOS的實際效果的差距已經(jīng)減小了不少。而且CMOS的制造