模擬集成電路設計流程

時間：2020-01-05

1、功能設計階段

設計人員產(chǎn)品的應用場合，設定一些諸如功能、操作速度、接口規(guī)格、環(huán)境溫度及消耗功率等規(guī)格，以做為將來電路設計時的依據(jù)?？蛇M一步規(guī)劃軟件模塊及硬件模塊該如何劃分，哪些功能該整合于SOC內(nèi)，哪些功能可以設計在電路板上。

2、設計描述和行為級驗證

供能設計完成后，可以依據(jù)功能將SOC劃分為若干功能模塊，并決定實現(xiàn)這些功能將要使用的IP核。此階段將接影響了SOC內(nèi)部的架構及各模塊間互動的訊號，及未來產(chǎn)品的可靠性。

決定模塊之后，可以用VHDL或Verilog等硬件描述語言實現(xiàn)各模塊的設計。接著，利用VHDL或Verilog的電路仿真器，對設計進行功能驗證(functionsimulaTIon，或行為驗證behavioralsimulaTIon)。

注意，這種功能仿真沒有考慮電路實際的延遲，但無法獲得的結果。

3、邏輯綜合

確定設計描述正確后，可以使用邏輯綜合工具(synthesizer)進行綜合。

綜合過程中，需要選擇適當?shù)倪壿嬈骷?logiccelllibrary)，作為合成邏輯電路時的參考依據(jù)。

硬件語言設計描述文件的編寫風格是決定綜合工具執(zhí)行效率的一個重要因素。事實上，綜合工具支持的HDL語法均是有限的，一些過于抽象的語法只適于作為系統(tǒng)評估時的仿真模型，而不能被綜合工具接受。

邏輯綜合得到門級網(wǎng)表。

4、門級驗證(Gate-LevelNetlistVerificaTIon)

門級功能驗證是寄存器傳輸級驗證。主要的工作是要確認經(jīng)綜合后的電路是否符合功能需求，該工作一般利用門電路級驗證工具完成。

注意，此階段仿真需要考慮門電路的延遲。

5、布局和布線

布局指將設計好的功能模塊合理地安排在芯片上，規(guī)劃好它們的位置。布線則指完成各模塊之間互連的連線。

注意，各模塊之間的連線通常比較長，因此，產(chǎn)生的延遲會嚴重影響SOC的性能，尤其在0.25微米制程以上，這種現(xiàn)象為顯著。

詞條
詞條說明
集成電路的優(yōu)缺點
一、集成電路的優(yōu)點1、電路方面由于采用了集成電路，大大的簡化了整機電路的設計、調試和安裝，特別是采用一些集成電路后，整機電路顯得為簡潔。2、性能指標方面相對于分立元器件電路而言，采用集成電路構成的整機電路性能指標高。例如，集成運放電路的增益、零點漂移的性能都遠遠過分立電子元器件電路。3、可靠性方面集成電路具有高可靠性的優(yōu)點，從而提高了整機電路工作的可靠性，提高了電路的工作性能和一致性。另外，采用集
集成電路的作用是什么？
集成電路或稱微電路(microcircuit)、微芯片(microchip)、芯片(chip)在電子學中是一種把電路(主要包括半導體裝置，也包括被動元件等)小型化的方式，并通常制造在半導體晶圓表面上。集成電路具有體積小，重量輕，引出線和焊接點少，壽命長，可靠性高，性能好等優(yōu)點，同時成本低，便于大規(guī)模生產(chǎn)。它不僅在工、民用電子設備如收錄機、電視機、計算機等方面得到廣泛的應用，同時在軍事、通訊、遙控
模擬集成電路設計流程
1、功能設計階段設計人員產(chǎn)品的應用場合，設定一些諸如功能、操作速度、接口規(guī)格、環(huán)境溫度及消耗功率等規(guī)格，以做為將來電路設計時的依據(jù)?？蛇M一步規(guī)劃軟件模塊及硬件模塊該如何劃分，哪些功能該整合于SOC內(nèi)，哪些功能可以設計在電路板上。2、設計描述和行為級驗證供能設計完成后，可以依據(jù)功能將SOC劃分為若干功能模塊，并決定實現(xiàn)這些功能將要使用的IP核。此階段將接影響了SOC內(nèi)部的架構及各模塊間互動的訊號，及
選擇電子元器件配套的好處有哪些
在人們?nèi)粘Ｉ钪谐Ｒ姷南匆聶C等家用電器的正常運轉都離不開電子元器件的協(xié)助。因此各類生產(chǎn)企業(yè)的采購部門需要在市場上尋找那些*一些的電子元器件配套，從而**企業(yè)生產(chǎn)工作的順利進行并且大限度的提高產(chǎn)品的質量水平和競爭力。那么客戶在選擇電子元器件配套之后都能夠獲得哪些方面的好處?一、能夠實現(xiàn)時間的節(jié)約通常來說那些擁有電子元器件配套的相關服務的商家都會為客戶提供一站式的服務。所以客戶選擇此類服務之后就